当你画一块带有高精度 ADC比如 24 位 ADS1256的电路板时最怕的就是数字信号比如 SPI 时钟线的噪声串入模拟信号中导致采集到的数据疯狂跳动。 翻开很多老旧的教科书或原厂的数据手册它们会告诉你把地平面切开分为模拟地AGND和数字地DGND然后在 ADC 芯片下方用一个 0 欧姆电阻或者磁珠把它们连起来。很多新手照做了结果板子打回来一测ADC 噪声大得离谱甚至无法通过 EMC 辐射测试。为什么“教科书级别的指导”反而成了灾难一、 为什么老一辈工程师喜欢“割地”阻抗的视角在低频时代几十 kHz 以下电流的回流路径遵循一个原则走电阻最小的路径直线路径。 如果地是一整块完整的铜皮数字电路如单片机、晶振产生的巨大噪声电流在流回电源的途中可能会“抄近道”穿过模拟电路的区域。这种情况下把地割开强迫数字电流绕开模拟区域确实能起到隔离噪声的作用。但这套理论在如今的高频/高速时代已经彻底失效了。二、 高频物理法则电流是个“胆小鬼”当信号频率上升到兆赫兹MHz级别只要边沿足够陡峭几百 kHz 的方波也包含极高频的谐波电流的回流法则变了它不再走电阻最小的路径而是走感抗Inductance最小的路径。什么是感抗最小的路径就是紧紧贴在信号走线正下方的参考地平面上在高频下电流非常“胆小”它绝不乱跑。你画了一根从 A 到 B 的信号线它的回流电流就会在正下方的地层上老老实实地从 B 沿着原路流回 A。这就引出了现代混频 PCB 设计的最核心理念只要你的器件布局合理高频回流电流是具有高度“自律性”的它根本就不会去干扰旁边的电路三、 割地引发的史诗级灾难“跨分割”既然电流很“自律”那割开地平面会有什么后果 假设你听了老教程的话把地割成了 AGND 和 DGND中间留了一条缝隙。然后你手一抖让一根 SPI 的数据线高速数字信号横跨了这条缝隙连到了对面的 ADC 上。灾难瞬间降临这根高速信号的回流电流走到缝隙处时发现前面的路断了它无法紧贴信号线走只能被迫沿着缝隙边缘绕一个巨大的圈子跑到那个 0 欧姆电阻处再绕回到源端。环路电感剧增这个巨大的回流圈形成了一个超强的环形天线。你的板子会向外疯狂辐射电磁波EMI 爆表。地弹Ground Bounce巨大的电感会导致地平面电压剧烈波动原本平静的 AGND 被数字回流电流彻底污染ADC 采集到的数据变成一堆废玻璃渣。四、 终极奥义统一地平面 分区布局Partitioning既然割地容易翻车那最高阶的混频 PCB 怎么画 当代顶尖的硬件工程师包括德州仪器 TI 近年的应用笔记都在推崇一个准则不要分割地平面请分割你的器件布局实操三步曲一整块无缝的地铺一整块完整的 GND 铜皮不区分 AGND 和 DGND。严格的物理分区把单片机、晶振、数字接口统一放在板子的“左半边”数字区把运放、传感器、基准电压统一放在板子的“右半边”模拟区。ADC 芯片横跨在边界上。绝不交叉布线数字线的走线绝对不能进入模拟区模拟线绝对不能进入数字区。因为地平面是完整的只要数字走线不进入模拟区高频数字回流电流就会紧紧贴在数字线下方它绝对不会“越界”跑到模拟区去溜达。这样既保证了绝对的隔离又避免了任何“跨分割”造成的致命天线效应。五、 总结心中有地板上无地“单点接地”并不是错的它在处理极低频的音频功放或是需要电气隔离如光耦跨接的场合依然有效。但对于大多数搭载高速 ADC 的电赛测控板来说完整地平面 严格的布局分区才是最稳妥、最容错的王者方案。画 PCB 的最高境界不是看飞线有没有连完而是你能否在脑海中清晰地看到每一股高频电流在地平面上奔涌的轨迹。今日互动你在画包含 ADC 的板子时是“割地派”还是“完整地派”有没有遇到过因为 0 欧姆电阻接错位置导致 ADC 数据乱跳的惨痛经历欢迎在评论区论剑