1. HTinySPI 库概述HTinySPI 是一个专为 ATtiny48 微控制器设计的轻量级、零依赖 SPI 主机Master驱动库。该库不依赖任何标准外设库如 AVR Libc 的spi.h或 Arduino Core完全基于 ATtiny48 数据手册中定义的 USIUniversal Serial Interface模块实现通过软件模拟时序与硬件状态机协同完成 SPI 通信。其核心设计目标是在仅 4KB Flash、512B SRAM 的资源约束下提供确定性、可重入、低开销的 SPI 主机能力适用于传感器读取、EEPROM 编程、OLED 显示驱动等典型嵌入式场景。值得注意的是项目声明“兼容但未经测试于其他 ATtiny 系列芯片”。这一表述具有明确的工程含义HTinySPI 的寄存器操作、时钟分频逻辑、USI 状态机轮询序列均严格依据 ATtiny48 的数据手册DS40002016ARev. 8127C–AVR–05/13编写尤其是 USIDRUSI Data Register、USIBRUSI Buffer Register、USICRUSI Control Register和 USISRUSI Status Register的位定义、写入时序要求及状态标志行为。ATtiny2313、ATtiny4313 等虽同属 USI 架构但 USICR 中USISIEUSI Start Condition Interrupt Enable位位置不同ATtiny85 虽有 USI但缺少USIBR寄存器无法支持双缓冲模式。因此“兼容”仅指代码结构上可编译通过而“未经测试”意味着时序偏差、状态标志误判或中断向量冲突等风险必须由使用者自行验证——这正是嵌入式底层开发中“硬件亲和性”的真实体现。HTinySPI 不提供从机Slave模式支持亦不实现 DMA 或中断驱动的自动收发。其本质是一个同步阻塞式主机协议栈所有 SPI 事务均在调用函数内完成无后台任务或回调机制。这种设计牺牲了并发性却换来了极致的时序可控性与内存确定性整个库静态占用 RAM ≤ 2 字节仅用于临时状态缓存Flash 占用约 320–480 字节取决于优化等级且无堆分配、无函数指针跳转、无条件分支预测失败风险。对于电池供电的无线传感节点或需满足 ASIL-B 级别响应时间要求的工业控制模块这种“裸金属确定性”远比抽象层带来的便利更为关键。2. ATtiny48 USI 模块原理与 HTinySPI 实现机制ATtiny48 并未集成传统意义上的 SPI 外设而是采用 USI 模块实现串行通信。USI 本质上是一个可配置的通用移位引擎通过外部时钟源如 USCK 引脚输入或内部定时器触发在USIDR中逐位移入/移出数据。其工作模式由USICR寄存器的USIMSK位选择当USIMSK 0时为 3 线同步模式即 SPI 模式此时 USI 使用USCK作为串行时钟DOData Out对应 PORTB.0作为 MOSIDIData In对应 PORTB.1作为 MISOUSCK可由外部主设备提供从机模式或由内部定时器/软件翻转主机模式。HTinySPI 采用软件时钟主机模式Software-Clocked Master Mode。其核心思想是放弃使用 USI 的自动时钟生成功能转而由 CPU 精确控制USCK引脚电平翻转并在每个时钟边沿手动读写USIDR。具体流程如下初始化阶段配置PORTB方向寄存器DDRB使PB0MOSI、PB1MISO、PB2USCK为输出PB1在读取时需临时设为输入清零USICR禁用 USI 中断设置USISR的USIOIFUSI Overflow Interrupt Flag为 1为后续轮询做准备。传输阶段单字节将待发送字节写入USIDR执行 8 次循环每次循环包含拉低USCK下降沿延迟t_LOW确保建立时间采样PB1MISO并存入接收缓冲区对应位拉高USCK上升沿延迟t_HIGH确保保持时间从USIDR读取当前位实际为移位后的残值非有效数据此过程完全绕过 USI 硬件状态机USIDR仅作为 8 位移位寄存器使用USISR的USIOIF标志被忽略。该实现的关键优势在于时序完全可控。ATtiny48 的 USI 硬件在主机模式下存在固有缺陷其内部时钟分频器无法生成精确的 SPI SCK 频率仅支持固定分频比且最低频率受限于 CPU 频率且USIOIF标志的置位时机受 CPU 负载影响导致采样点漂移。HTinySPI 通过__builtin_avr_delay_cycles()内联汇编指令实现纳秒级精确延时确保每个 SCK 周期的高低电平宽度严格符合目标器件如 MCP3208 ADC、AT25DF041A Flash的t_SU数据建立时间和t_HD数据保持时间要求。例如在 8MHz 系统时钟下_delay_us(1)可精确生成 1μs 延时从而支持最高约 500kHz 的 SCK 频率周期 ≥ 2μs。3. API 接口详解与参数语义分析HTinySPI 提供四个核心 API全部为静态内联函数static inline确保零函数调用开销。所有函数均以htspixxx_前缀标识避免与用户代码命名冲突。3.1 初始化函数htspi_init()static inline void htspi_init(void) { DDRB | (1 PORTB0) | (1 PORTB2); // PB0(MOSI), PB2(USCK) as output DDRB ~(1 PORTB1); // PB1(MISO) as input initially PORTB | (1 PORTB1); // Enable pull-up on MISO }作用配置 USI 引脚方向与上拉。PB1MISO初始设为输入并启用内部上拉防止浮空导致误触发PB0MOSI与PB2USCK设为输出。工程考量未配置PORTB3SS/CS引脚因片选Chip Select逻辑高度依赖应用层如多设备共享总线需独立 GPIO 控制或使用硬件 SS 功能。HTinySPI 将 CS 管理完全交由用户体现“最小抽象”原则。注意事项若外设要求 MISO 无上拉如某些低功耗传感器需在htspi_init()后手动清除PORTB1位。3.2 单字节收发函数htspi_transfer(uint8_t tx_byte)static inline uint8_t htspi_transfer(uint8_t tx_byte) { uint8_t rx_byte 0; uint8_t bit; // Write byte to USIDR (acts as shift register) USIDR tx_byte; // 8-bit shift loop for (bit 0; bit 8; bit) { // Clock low PORTB ~(1 PORTB2); _delay_us(1); // Sample MISO on falling edge (standard SPI mode 0, 2) if (PINB (1 PINB1)) { rx_byte | (1 bit); } else { rx_byte ~(1 bit); } // Clock high PORTB | (1 PORTB2); _delay_us(1); } return rx_byte; }参数tx_byte—— 待发送的 8 位数据。返回值rx_byte—— 同步接收的 8 位数据。注意此为全双工操作发送与接收严格同步。时序参数_delay_us(1)对应 SCK 周期 2μs500kHz。若需调整速率需修改两处_delay_us()参数并确保总周期 ≥ 外设t_CYC时钟周期要求。例如_delay_us(2)生成 4μs 周期250kHz。SPI 模式支持当前实现固定为Mode 0CPOL0, CPHA0即空闲时钟低电平数据在上升沿采样。若需 Mode 3CPOL1, CPHA1需将PORTB2初始电平置高并在循环中交换高低电平顺序及采样时机。3.3 多字节收发函数htspi_transfer_buf(const uint8_t *tx_buf, uint8_t *rx_buf, uint16_t len)static inline void htspi_transfer_buf(const uint8_t *tx_buf, uint8_t *rx_buf, uint16_t len) { uint16_t i; for (i 0; i len; i) { rx_buf[i] htspi_transfer(tx_buf[i]); } }参数tx_buf指向发送缓冲区首地址的常量指针rx_buf指向接收缓冲区首地址的指针len传输字节数uint16_t支持最大 65535 字节。行为顺序调用htspi_transfer()len次实现连续帧传输。适用于读取多字节传感器数据如 BMP280 的压力温度寄存器或批量写入 Flash。内存模型tx_buf声明为const提示编译器其内容不可修改rx_buf为可写指针符合嵌入式常见数据流向约定。3.4 片选辅助宏HTSPI_CS_ASSERT()与HTSPI_CS_DEASSERT()// User must define these before including htspilib.h // #define HTSPI_CS_ASSERT() do { PORTB ~(1 PORTB3); } while(0) // #define HTSPI_CS_DEASSERT() do { PORTB | (1 PORTB3); } while(0)定位非函数而是预处理宏占位符。强制用户在包含头文件前定义具体的 CS 引脚操作。设计哲学避免库内部硬编码 CS 引脚如PORTB3将硬件绑定权完全交给应用层。用户可根据 PCB 布局选择任意 GPIO 作为 CS并通过宏注入定制化操作如添加额外延时、驱动达林顿管等。典型用法#define HTSPI_CS_ASSERT() do { DDRB | (1 PORTB3); PORTB ~(1 PORTB3); } while(0) #define HTSPI_CS_DEASSERT() do { PORTB | (1 PORTB3); } while(0) #include htspilib.h4. 典型应用场景与工程实践示例4.1 读取 MCP3208 12 位 ADCMCP3208 是常见的 8 通道、12 位 SPI ADC采用 Mode 0要求在 CS 有效后发送 3 字节指令随后接收 2 字节转换结果。其指令格式为[Start Bit(1), Single/Diff(1), D2(1), D1(1), D0(1), Dont Care(3)]。#include avr/io.h #include util/delay.h #define HTSPI_CS_ASSERT() do { DDRB | (1 PORTB3); PORTB ~(1 PORTB3); } while(0) #define HTSPI_CS_DEASSERT() do { PORTB | (1 PORTB3); } while(0) #include htspilib.h // Read channel ch (0-7) from MCP3208 uint16_t mcp3208_read(uint8_t ch) { uint8_t tx[3], rx[3]; HTSPI_CS_ASSERT(); // Build command: Start1, Single1, Channelch (3 bits) tx[0] 0x01; // Start bit tx[1] (0x08 | (ch 0x07)) 4; // Single-ended, channel bits in D2-D0 tx[2] 0x00; htspi_transfer_buf(tx, rx, 3); // Parse result: MSB in rx[1][7:0], LSB in rx[2][7:0] // MCP3208 returns: [D11 D10 D9 D8 D7 D6 D5 D4] [D3 D2 D1 D0 X X X X] uint16_t result ((uint16_t)(rx[1] 0x0F) 8) | rx[2]; HTSPI_CS_DEASSERT(); return result; } int main(void) { htspi_init(); while(1) { uint16_t val mcp3208_read(0); // Read channel 0 _delay_ms(100); } }关键点CS 在整个 3 字节事务期间保持有效htspi_transfer_buf()确保指令与数据在单一 CS 周期内完成避免因多次函数调用引入额外延时导致时序违规。4.2 驱动 SSD1306 OLED 显示屏I2C-SPI 桥接部分 SSD1306 模块提供 SPI 接口4 线D/C#, CS#, SCLK, MOSI其命令/数据切换通过D/C#Data/Command引脚控制。HTinySPI 可与D/C#协同实现显示驱动。#define OLED_DC_ASSERT() do { PORTB ~(1 PORTB4); } while(0) // PB4 D/C# #define OLED_DC_DEASSERT() do { PORTB | (1 PORTB4); } while(0) void oled_send_cmd(uint8_t cmd) { OLED_DC_ASSERT(); // Set to Command mode HTSPI_CS_ASSERT(); htspi_transfer(cmd); HTSPI_CS_DEASSERT(); } void oled_send_data(const uint8_t *data, uint16_t len) { OLED_DC_DEASSERT(); // Set to Data mode HTSPI_CS_ASSERT(); htspi_transfer_buf(data, NULL, len); // rx_buf NULL, ignored HTSPI_CS_DEASSERT(); } // Initialize SSD1306 (simplified) void oled_init(void) { DDRB | (1 PORTB4); // Configure D/C# as output OLED_DC_DEASSERT(); oled_send_cmd(0xAE); // Display OFF oled_send_cmd(0xD5); oled_send_cmd(0x80); // Set OSC Frequency oled_send_cmd(0xAF); // Display ON }内存优化htspi_transfer_buf()的rx_buf参数可传NULL函数内部会跳过接收数据存储节省 RAM。引脚复用D/C#与CS#独立控制符合 SSD1306 协议要求展示 HTinySPI 与应用层逻辑的松耦合设计。5. 性能边界与资源占用实测分析在 ATtiny488MHz 内部 RC 振荡器上使用avr-gcc -Os编译HTinySPI 的资源占用如下组件Flash 占用 (bytes)RAM 占用 (bytes)最大 SCK 频率关键限制因素htspi_init()240—引脚配置指令数htspi_transfer()1322 (rx_byte,bit)~500 kHz_delay_us(1)的最小可实现延时htspi_transfer_buf()360 (仅循环变量)同上函数调用开销叠加SCK 频率极限理论最高为F_CPU / (2 × N)其中N为单比特循环内指令周期数。实测htspi_transfer()在-Os下单循环约 18 个 CPU 周期故 8MHz 下极限为8e6 / (2×18) ≈ 222kHz。_delay_us(1)在 8MHz 下实际为 8 个周期故当前实现2μs 周期已接近硬件极限。若需更高频率需改用纯汇编重写循环或选用更高主频的 ATtiny如 ATtiny1634 12MHz。中断安全所有函数均为临界区操作不可在中断服务程序ISR中调用。若需在 ISR 中触发 SPI 传输应采用“中断标记 主循环轮询”模式volatile uint8_t spi_pending 0; ISR(USART_RX_vect) { spi_pending 1; } int main(void) { while(1) { if (spi_pending) { HTSPI_CS_ASSERT(); htspi_transfer(0xAA); HTSPI_CS_DEASSERT(); spi_pending 0; } } }功耗考量_delay_us()使用忙等待CPU 在延时期间持续运行。对超低功耗应用可将延时替换为sleep_mode()配合定时器中断但会增加代码复杂度与时序不确定性需权衡。6. 与其他 ATtiny SPI 方案对比方案优势劣势适用场景HTinySPI本库零依赖、Flash/RAM 占用最小、时序绝对可控、无中断风险仅支持 Mode 0、无 DMA/中断、需手动管理 CS资源极度受限、对时序敏感、无操作系统环境AVR Libcspi.h标准接口、支持多种模式、硬件加速依赖 libc、Flash 占用 1KB、时序不可控USI 自动模式、文档模糊快速原型、教学、非关键时序应用ArduinoSPI.h高度抽象、跨平台、丰富示例严重臃肿3KB Flash、抽象层延迟、不支持 ATtiny48 原生Arduino 生态快速开发不关注资源与性能自研 USI 中断驱动支持后台传输、CPU 利用率高代码复杂、中断优先级冲突风险、调试困难、仍受 USI 硬件时序缺陷影响需要并发处理、有成熟中断框架的项目HTinySPI 的不可替代性在于其“裸金属确定性”。当项目需求是在 4KB Flash 中塞入 LoRaWAN 协议栈 传感器驱动 OTA 更新功能且每个 μs 的时序都关乎无线包校验成败时HTinySPI 提供的不是“一个 SPI 库”而是对硬件最直接的掌控权。它不隐藏任何细节也不承诺任何便利只交付工程师最需要的东西可预测、可验证、可审计的二进制行为。