SARSuccessive Approximation Register逐次逼近寄存器型ADC是工业数据采集卡最主流的架构——你见到的16位50KSPS采集卡内核几乎都是它。本文完整拆解SAR的工作原理、转换时序、优缺点、驱动要求并用猜价格游戏帮助建立直觉。全文约4500字。一、SAR的组成四个角色一台戏SAR型ADC全称循环渐进模拟数字转换器主要由四个部分组成一个比较器——唯一的裁判只回答高了还是低了一个DAC转换器——SAR逻辑的报价器把试探码变成试探电压一个逐次逼近寄存器SAR——记录每一位判定结果的记分牌一个逻辑控制单元——指挥整场博弈的主持人。工作流程首先将采集到的输入信号与内部参考电压比较将比较结果与参考电压一半再进行比较然后根据比较结果确定下一步比较的阈值。通过不断重复此过程逼近输出的精度越来越高最终得到目标数字化结果。其中比较次数正好为ADC的量化深度即位数1个时钟周期完成1位转换N位则需要N个时钟周期。二、猜价格游戏SAR的完整实录把SAR想象成一场猜价格游戏你SAR逻辑要猜一个0~10V的价格输入电压Vin裁判比较器只答高了/低了你最多问16次16位。规则是每次都从剩余区间的正中间猜起。以Vin6.3V、3位量程0~8V1LSB1V为例实录如下轮次试探码DAC试探电压裁判判决本轮结论位11004.0V半量程低了bit2121106.0V低了bit1131117.0V高了bit00结果1106.0V—误差0.3V1LSB ✓三轮结束结果1106V误差0.3V恰好小于1LSB。核心规律一目了然每问一次不确定区间减半N次问答后区间缩小到满量程的1/2^N——这正是N位需要N个时钟周期的几何本质。16位SAR就是同样的游戏问16轮半量程、1/4、1/8……一直到1/65536。每轮一个时钟节拍16拍完成一次完整转换。三、转换时序时间就是分辨率SAR的转换时间有确定公式T_convert N / f_SARCLK例如16位ADCSAR时钟10MHz则单次转换1.6μs理论吞吐625KSPS。这就是为什么SAR架构能覆盖几百KSPS到几MSPS的速度区间——比积分型快几个数量级又比Flash省得多。但注意这个转换时间还不等于可用的采样周期。完整的采样周期还要加上采集时间acquisition time采样电容充电到输入电压并建立的时间。所以采集卡的标称采样率是采样转换全流程稳定跑通的速率而不是理论峰值。四、SAR的三大优点与三大缺点优点结构简单、转换速度快、精度高——一颗比较器一颗DAC撑起16位、亚MSPS的性能在数字信号处理中广泛应用性价比区间宽分辨率低于12位时价格低采样速率可达1MSPS中分辨率场合几乎无对手功耗相对较低——与其他类型ADC相比SAR每次转换只做必要的工作没有冗余动作。缺点抗扰能力有限由于其需要逐步逼近在处理不稳定的、干扰较大的信号时可能出现收敛慢、精度下降的问题——干扰让裁判口误高位一错就是大误差高分辨率价格陡增高于14位分辨率时对内部DAC和比较器的匹配要求极高价格显著上涨对输入信号有调理要求传感器产生的信号在进行模/数转换之前需要进行调理增益级和滤波这样会明显增加系统成本——SAR的输入级喜欢低阻抗、已带限的信号。五、SAR的输入驱动一颗电容的故事理解SAR的输入模型是用好SAR采集卡的关键。SAR前端有一个采样电容典型10~22pF量级每个采样周期通过内部开关接通输入充到输入电压后断开。这个过程带来三个工程问题5.1 源电阻与建立时间充电遵循RC指数规律。若外部源电阻Rs与采样电容Cs的时间常数τRs·Cs太大采样窗口结束时电容电压还没建立到目标精度读数就会系统性偏低且随采样率变化。定量判据要使采样误差小于0.5LSBN位采样时间t_s必须满足t_s 0.69314 × (N1) × τ数值感受16位、1μs采样窗、10pF采样电容时源电阻上限约8.5kΩ。信号源内阻大电位器、压电传感器、高阻分压网络时必须加电压跟随器缓冲把源阻抗降到1Ω以下。5.2 反冲kickback内部开关动作瞬间采样电容上的残余电荷会向信号源反冲在输入端激起瞬时扰动。信号源阻抗越高、恢复越慢下一轮采样越不准。对策输入端并联一个稍大的电容如1nF做电荷库配合小阻值串联电阻 damping。5.3 带宽与噪声的平衡输入端RC网络同时承担抗混叠职责R的取值还要兼顾热噪声R越大噪声越大与功耗R越小电流越大。工程上100Ω~10kΩ是常见落点。六、电容阵列逐次比较SAR的现代形态早期的SAR内部DAC用电阻阵列但在单芯片上生成高精度电阻并不容易。现代SAR大多改用电容阵列电荷再分配型用电容矩阵取代电阻阵列可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型ADC转换器大多为电容阵列式。电容阵列的好处是电容比的匹配精度在集成电路工艺中远优于电阻匹配且开关电容不消耗静态电流——这也是现代SAR功耗做得很低的物理基础。七、SAR采集卡的实证一块16位8通道同步卡的解剖以DABL-7606类产品为例内部采用AD7606芯片——8通道独立SAR内核每颗内核各自完成16次问答因此8个通道可以同拍采样每通道50KSPS且通道间无时间偏差。这带来一个重要的测量红利多通道相位差测量。比如功率测量需要同时采电压和电流两通道同时刻的样本相乘求平均即得有功功率——复用架构通道间有轮巡时差就做不到这一点需要复杂的时差补偿。固件层面SAR的读取通过SPIDMA完成转换完成信号触发DMA批量搬运16位补码数据到双缓冲再打包上传。这套SARDMA双缓冲的组合是SAR采集卡的标准范式。八、动手实验感受收敛过程仿真importnumpyasnpdefsar_convert(vin,vref8.0,n3):模拟SAR逐次逼近过程code0trail[]foriinrange(n-1,-1,-1):trialcode|(1i)# 试探当前位v_dactrial/2**n*vref# DAC输出ifv_dacvin:# 比较器判决codetrial# 保留该位trail.append((trial,v_dac,code))returncode,trail code,trailsar_convert(6.3)forstep,(trial,vdac,kept)inenumerate(trail,1):print(f第{step}轮: 试探{trial:03b}({vdac:.1f}V) → 保留{kept:03b})print(f最终:{code:03b}{code}LSB {code/8*8:.1f}V (输入6.3V))输出会逐步打印试探码、DAC电压与判决结果——你可以在终端里看一场完整的猜价格。九、常见问题FAQQ1SAR能做24位吗能少数高精尖产品但价格昂贵。24位主力是Σ-Δ架构。Q2为什么我的SAR卡读数随采样率变化源阻抗过大导致采样电容未充满——降采样率读数变大即坐实加跟随器解决。Q3SAR适合测什么信号多通道同步、几十Hz到几百kHz、精度14~18位的中速中精度场景——工业监控的主力。Q4SAR和过采样兼容吗兼容。对慢变信号用4^k倍过采样平均可换取约k位有效分辨率提升。十、总结SAR是一场规则严明的问答游戏半量程起手、对半收敛、N问定N位。它的三大优点简单、快、省电和三大短板怕干扰、高位贵、要调理共同刻画了它的应用疆域——也正是这片疆域覆盖了绝大多数工业采集需求使SAR成为数据采集卡当之无愧的标配心脏。下一篇讲它的慢而准对手Σ-Δ调制型ADC24位高精度的王者。下一篇预告《Σ-Δ调制型ADC过采样、噪声整形与24位的秘密》