1、为什么说nmos擅长传输低电平而pmos擅长传高电平2、如果想完美传输电压怎么办3、为什么CMOS电路上半接电源使用PMOS管而下半使用NMOS上拉和下拉问题Q为什么说nmos擅长传输低电平而pmos擅长传高电平A源极 (S)接输入信号 Vin漏极 (D)接输出 Vout只需要看MOS管的导通条件和栅极电压的驱动方式。一、NMOS为什么“擅长”传低电平0不擅长传高电平1导通条件对于增强型NMOS当 VGSVTH阈值电压约0.5~0.7V时沟道导通。假设我们用一个NMOS作为传输管栅极接高电平 VDD​例如 1.2V。源极接输入信号 Vin漏极接输出 Vout​。情况1传低电平0Vin0Vout​ 初始可能是0或更高。此时 VGSVDD−VinVDD远大于 VTH​管子完全导通。随着电流把 Vout往下拉Vin​ 固定为0VGS 保持不变所以输出可以被拉到接近0几十毫伏。无阈值损失。情况2传高电平1VinVDD​希望输出也接近 VDD。当 Vout从0上升VGSVDD−Vout会逐渐减小。一旦 Vout达到 VDD−VTHVGSVTH​管子进入临界导通/截止。进一步升高 Vout会使 VGSVTH管子夹断。因此Vout 最高只能到 VDD−VTH​损失了一个 VTH约0.5~0.7V。所以NMOS传输高电平不完整。结论NMOS能完好地传0但传1会衰减一个阈值电压 → 擅长传低电平。二、PMOS为什么“擅长”传高电平1不擅长传低电平0导通条件PMOS的 VGS−∣VTH∣时导通栅极比源极低至少一个阈值绝对值。典型用法源极接输入栅极接低电平0来控制。更常见的分析用PMOS作为上拉管源极接 VDD​栅极接低电平0。情况1传高电平1输入为 VDD​接源极栅极 0V。 VGS0−VDD−VDD​ 远小于 −∣VTH∣导通很强。输出 VoutVout​ 可以一直被拉到 VDD因为随着输出上升VGS0−Vout负得更多导通更强。无阈值损失。情况2传低电平0输入为 0V 接源极栅极 0V则 VGS0−00不满足导通条件需要负压。所以PMOS无法有效传输0。即使栅极接更低电压如负压在实际数字电路中很少用所以常规情况下PMOS传0会留下一个 ∣VTH∣的高电平输出最低只能到 ∣VTH∣。结论PMOS能完好地传1但传0会衰减 → 擅长传高电平。三、为什么这解释了CMOS电路的结构在标准CMOS反相器、与非门、或非门中下拉网络全部使用NMOS负责把输出拉到0。上拉网络全部使用PMOS负责把输出拉到1。因为NMOS拉0好PMOS拉1好。如果用反过来的管子输出电平就不完整会漏电或噪声容限下降。四、补充那如果想同时完美传输0和1怎么办用传输门Transmission Gate一个NMOS和一个PMOS并联栅极分别加互补控制信号。NMOS传0好PMOS传1好互补时两者一起工作就能无损传输0和1。这在存储器、模拟开关中常用。一句话总结NMOS导通时允许电流从高电位流向低电位但栅极高电平时源极电压不能高于 VDD−VTHPMOS导通时允许电流从低电位流向高电位但栅极低电平时源极电压不能低于 ∣VTH∣。因此NMOS适合将节点拉到GNDPMOS适合拉到VDD。